各位电源设计人员，我正在努力解决高压 P-MOS（顶部）/ N-MOS（底部）推挽式平台中的一个经典但令人讨厌的陷阱——我敢打赌，你们中的许多人也遇到过这个问题。让我们剖析两个无声的杀手：Bootstrap Circuit Tuning和Body Diode fallout。

1. 为什么 P-MOS 栅极驱动器采用“生死攸关”的设计？

想象一下：在经典的推挽式作中，用 MOSFET 替换 BJT，结果却看到输出电压下降了 50%！为什么？P-MOS 源与 Vin.要打开它，您需要V_gs > V_th（例如，相对于 12V 电源轨的 -10V）。标准栅极驱动器不能负摆动。

Bootstrap 救世主（带有黑暗的秘密）： 自举电容 （C_boot） 和二极管 （D_boot） 产生“浮动”电源：

• 第 1 阶段（C_boot充电）：→ D_boot 充电的低侧 N-MOS C_boot 至 ~V_in。
• 第 2 阶段（高侧驱动）：P-MOS 栅极由 V_cboot 驱动到输出节点上方。魔法！

...直到它不是。

2. Bootstrap Tuning：微小细节造成严重破坏的地方

• C_boot 尺寸：矮小？栅极驱动下垂。大号？缓慢充电会扼杀效率。规则：
  （Δ V_boot = 5-10% V_in）。对于 Q_g=20nC @ 200kHz、您需要 >20nF （我使用100nF X7R）。C_boot ≥ Q_g / ΔV_boot
• D_boot 速度很重要：在 300kHz 时，通用二极管的反向恢复尖峰电流比 <50ns 超快速二极管高 3×。电压尖峰很多！
• R_boot的隐藏作用： 一个 10-47Ω 串联电阻可以抑制振铃。增加了 22Ω？将栅极回荡从 3V 降低到 0.8V。

3. 体二极管陷阱：“免费”反激路径并非免费

那个寄生二极管反咬一口：

• 正向压降损耗：10A 时 0.7–1V 压降→ 10W 损耗！效率瞬间下降 5%。
• 反向恢复混沌：在 500kHz 时，Qrr 导致 3× 的电流尖峰和 +20dBμV 的 EMI。

我们测试的解决方案：

• ☠️ 切勿依赖体二极管进行反激式。曾。
• ✅ 同步整流：在反激式期间强制低侧 MOSFET 导通。V_drop <0.1V →损耗降低 90%。（奖励：杀死反向恢复！
• ✅ 软恢复 MOSFET：一些现代 FET 在轻负载下将 Qrr 降低 70% →损耗降低 30%。
• ✅ 缓冲器：一个不起眼的 100Ω + 100nF RC 箝位将 EMI 尖峰削减了 20dBμV。

4. 真实世界数据：我们如何修复 12V→5V/5A 级

• 旧的 BJT 设计：85% 效率，75°C 温度 💀
• P-MOS/N-MOS + 自举：94% 效率，45°C 🎉 ...直到轻负载：体二极管损耗扼杀了效率。
• 最终修复：同步整流 + 软恢复 FET 在 10–100% 负载下→ > 90% 效率。2kW 时为 93.2%！

5. PCB 布局：“Good Enough”不的地方

• Bootstrap 循环：保持 C_boot、D_boot、驱动器<1 厘米的距离。10nH 杂散电感 = 0.5V 驱动压降！
• 栅极走线：屏蔽或双绞线。非屏蔽走线增加了 20ns 的延迟→ 1.2% 的效率损失。

该你了：

• 您如何控制 100V+ 系统中的自举漂移？
• 是否有任何巧妙的技巧可以在没有同步控制的情况下减轻体二极管的影响？
• 分享你最糟糕的推拉失败（我们都经历过😅）。

免费资源：私信我 “pushpull” 获取Bootstrap设计作弊表（包括SPICE模拟和组件选择指南）。