Close

MUX2

A project log for analoglib

analoglib

yann-guidon-ygdesYann Guidon / YGDES 06/18/2023 at 03:190 Comments

Après discussions, le MUX2 est ainsi:

La porte logique équivalente est assez évidente, la seule question concerne les inverseurs. J'en ai mis 2 en entrée pour 2 raisons :

* réduire le fan-in, puisque ce genre de signal vient souvent d'un nœud distribué sur beaucoup d'autres portes,

* redresser le front du signal entrant et réduire le temps de transition, pour réduire la consommation dûe aux transconductions transitoires.

En fait on voit ici un MUX2I et pas un MUX2, car l'inverseur en sortie est optionnel, selon l'usage : si la sortie va directement sur une autre cellule voisine, ce n'est pas requis, mais dès qu'il y a un peu de distance, cela devient nécessaire. Donc 2 versions sont possibles.

Si les inverseurs en entrée ne sont pas nécessaires (pour réduire la taille, ou parce que des signaux complémentaires sont déjà disponibles autre part) alors on peut réutiliser la porte logique de base AndAndOr.

Discussions